電容耦合測(cè)試作為SMT加工中經(jīng)常用到的測(cè)試之一，不僅能查多種IC封裝器件的開路、橋連缺陷，如PLCC、QFP、DIP，還可以發(fā)現(xiàn)組件中非硅元器件中的連接開路。它的原理是：在被測(cè)器件上放置一塊金屬片感應(yīng)器，器件引腳架、金屬片感應(yīng)器及封裝材料三者就形成一個(gè)電容，然后每一個(gè)引腳依次加入AC激勵(lì)，同時(shí)接收耦合到該IC頂部金屬片感應(yīng)器的感應(yīng)信號(hào)（典型值為8~50mV）。

從IC封裝引線框耦合到檢測(cè)板的信號(hào)，其大小對(duì)連通引腳比開路引腳要大，因此測(cè)量到的差值就能判斷是否開路。但為了確定每個(gè)器件引腳是否正常連接，必須設(shè)定相對(duì)應(yīng)的信號(hào)值（也稱閾值），低于閾值就被認(rèn)為是開路，高于閾值則是正常連接。通常采用一塊已經(jīng)認(rèn)定的組件板來獲取實(shí)際測(cè)試值作為閾值。

電容耦合測(cè)試的優(yōu)點(diǎn)

1. 能測(cè)試常見IC，如QPC、PLCC、SOIC引腳的開路故障；

2. 編程方便，任何IC不論其大小，復(fù)雜程度，編程只需要幾分鐘；

3. 測(cè)試編程無需器件信息；

4. 診斷精度到器件的引腳；

5. 不論數(shù)字器件還是模擬器件，只要有內(nèi)部引腳支架即可；

6. 只需要很小的硬件及軟件就能在ICT上應(yīng)用；

7. 能測(cè)鏈接器的開路故障，受PCB布局影響小。

由于這種測(cè)試方法是以電容性控頭或傳感器與器件引線框架之間的電容耦合為前提條件的，所以有靜電屏蔽，如金屬蓋以及對(duì)于軟包裝板芯片，對(duì)倒裝芯片此方法不適用。