芯片行業(yè)對于流片都不陌生。所謂流片，就是像流水線一樣通過一系列工藝步驟制造芯片，該環(huán)節(jié)處于芯片設計和芯片量產的中間階段，是芯片制造的關鍵環(huán)節(jié)。

簡單來說就是將設計好的方案，交給芯片制造廠，先生產幾片幾十片樣品，檢測一下設計的芯片能不能用，然后進行優(yōu)化。如果測試通過，就按照這樣開始大規(guī)模生產了。

所以為了測試集成電路設計是否成功，必須進行流片。這也是芯片設計企業(yè)一般都在前期需要投入很大成本的重要原因。

一顆芯片從設計到量產，流片屬于非常關鍵的環(huán)節(jié)。當芯片完全設計出來以后需要按照圖紙在晶圓上進行蝕刻，采用什么樣的制程工藝，多大尺寸的晶圓，芯片的復雜程度都會影響這顆芯片的流片成功率和成本，而且許多芯片都不是一次就能流片成功的，往往需要進行多次流片才能獲得較為理想的效果。

但流片是一件非常燒錢的事，多幾次流片失敗，可能就會把公司搞垮。2019年就曾傳出小米旗下松果電子的澎拜S2系列芯片連續(xù)5次流片失敗，設計團隊重組的慘痛案例。

有芯片大廠算過這筆賬，14nm工藝芯片，流片一次需要300萬美元左右，7nm工藝芯片，流片一次需要3000萬美元，5nm工藝芯片，流片一次更是達到4725萬美元。可見，流片對于芯片設計企業(yè)來說是一筆巨大花費，尤其是對于行業(yè)中小企業(yè)來講，實際流片的價格比大廠又高很多，讓本不富裕的“生活”更是雪上加霜。

流片為什么這么貴？

那芯片流片的價格為什么這么貴？這就要提到芯片的制造原理了。

芯片制造要在很小的芯片里放上億個晶體管，制造工藝已經到了納米級，只能用光刻來完成。光刻就是用光刻出想要的圖形，光刻需要用到掩膜版（又稱光罩，Mask），掩膜版就是把設計好的電路圖雕刻在上面，讓光通過后，在晶圓上刻出圖形。

流片貴，一方面是因為剛開始有許多工藝需要驗證，從一個電路圖到一塊芯片，檢驗每一個工藝步驟是否可行，檢驗電路是否具備所要的性能和功能。芯片流片過程至少持續(xù)三個月（包括原料準備、光刻、摻雜、電鍍、封裝測試），一般要經過1000多道工藝，生產周期較長，因此也是芯片制造中最重要最耗錢的環(huán)節(jié)。

如果流片成功，就可以據(jù)此大規(guī)模地制造芯片；反之，就需要找出其中的原因，并進行相應的優(yōu)化設計。

其中，芯片流片貴，主要貴在掩膜版和晶圓，這兩項價格不菲且都是消耗品，其中掩膜版最貴，一套中端工藝制程的掩膜版價格大約在50萬美元左右，而一片晶圓的價額也在數(shù)千美元。

掩膜貴還是晶圓貴？

掩膜版是一種由石英為材料制成的，是微電子制造過程中的圖形轉移工具或母版，其功能類似于傳統(tǒng)照相機的“底片”，根據(jù)客戶所需要的圖形，通過光刻制版工藝，將微米級和納米級的精細圖案刻制于掩膜版基板上，是承載圖形設計和工藝技術等內容的載體。

然后把這種從掩膜版的圖形轉換到晶圓上的過程，想象成印鈔機的工作流程。把光刻機想象成印鈔機，晶圓相當于印鈔紙，掩膜就是印版，把鈔票母版的圖形印到紙張上的過程，就像光刻機把掩膜版上的芯片圖形印到晶圓上一樣。

光刻需要用到掩膜版，掩膜版就是把設計好的電路圖雕刻在上面，讓光通過后，在晶圓上刻出圖形。

掩膜版的質量會直接影響光刻的質量，掩膜版上的制造缺陷和誤差也會伴隨著光刻工藝被引入到芯片制造中。因此，掩膜版是下游產品精度和質量的決定因素之一。

掩膜版的價格主要取決于芯片所選用的“工藝節(jié)點”，工藝節(jié)點越高、流片價格就越貴。這是因為越先進的工藝節(jié)點，所需要使用的掩膜版層數(shù)就越多。據(jù)了解，在14nm工藝制程上，大約需要60張掩膜版，7nm可能需要80張甚至上百張掩膜版。

掩膜版層數(shù)多了，不僅僅是因為掩膜板的價格貴，還因為每多出一層 “掩膜板”，就要多進行一次“光刻”，就要再多涂抹一次 “光刻膠”，就要再多一次 “曝光”，然后再來一次 “顯影” ...，整個流程下來耗費的成本就大大增加了。

據(jù)IBS數(shù)據(jù)顯示，在16/14nm制程中，所用掩膜成本在500萬美元左右，到7nm制程時，掩膜成本迅速升至1500萬美元。

掩膜版的總體費用，包括石英，光刻膠等原材料的成本，Mask Writer和Inspection等機臺的使用成本，另外還有掩膜版相關數(shù)據(jù)的生成，包括OPC、MDP等軟件授權、服務器使用和人工開發(fā)成本等等。對于一款芯片，動輒幾十層的掩膜版，需要如此多的步驟，設備、軟件、人員缺一不可，費用自然昂貴。

在流片中，Mask的費用更是占很大一塊，是因為前期流片階段就是生產5-25片作為產品驗證用的，主要成本是Mask成本。對應的，正式生產時，Mask的費用只算一次，后面有大量的晶圓可以分攤成本，自然就便宜了。

準確的說應該是平均到每一顆芯片上的費用便宜了，而不是總的流片費用便宜了。

據(jù)業(yè)內人士透露，某晶圓代工廠（Foundry） 40nm的流片成本大概在60-90萬美元。Mask占據(jù)大頭，大約60-90萬美元；晶圓成本每片在3000-4000美元左右。

所以，如果生產10片晶圓，每片晶圓的成本是（90萬+ 4000*10）/10=9.4萬美元；但是如果生產10000片晶圓，那么每片晶圓的成本是（90萬+4000*10000）/10000=4090美元。

可見，進入量產之后，生產上萬片晶圓，每片晶圓可能3000-4000美元左右，Mask的成本平攤到每片晶圓以后就很少了，這時候晶圓的成本就是主要的成本來源。所以，如果只是量小的流片階段，那么Mask成本是主要的。反之如果量產很多，那么則是晶圓主導成本。

另外，半導體制造廠的機臺便宜的上百萬美元，貴的上億美元。據(jù)了解，28nm的Mask機臺就超過5000萬美元一臺，這些儀器，機臺需要七年折舊完畢。也就是說，大概使用一年就要損失14%的機臺價值。

晶圓代工行業(yè)設備折舊年限通常是5-7年。據(jù)報道，中芯國際2019年折舊費用超過了14億，主要是因為先進制程的投入需要購置部分單價較高的機器設備，使得折舊費用逐年增加。臺積電2021年折舊費用更是達到近千億新臺幣，創(chuàng)史上最高。

從工藝研發(fā)周期來講，機器的成本和折舊費已然很高，但將工藝的良率及可靠性調到量產要求也是一項有挑戰(zhàn)的工作。（據(jù)悉某廠搞28nm，機器2011/2012年就全部到位了, 可是5、6年后良率都還沒調到嚴格的量產標準，可見有多難。同時還白白損失了多年的設備折舊費用。）

其次還有人力成本，維護成本以及耗材費等，這些都是Mask成本高的原因。

據(jù)etnews報道，隨著當前供需狀況惡化，掩膜版的價格還在上漲，交貨時間也一再被推遲，即使支付額外費用，也很難及時購買到。通常需要4-7天的交期最近增至14天，部分企業(yè)的交期延長到了原來的7倍。

此外，為了跟上摩爾定律，F(xiàn)oundry升級換代所需的設備和技術研發(fā)的投資不斷增大，由于Foundry對先進生產線的投資巨大，必然會將其成本轉嫁到客戶的投片費用上。這也導致了制造芯片的費用在不斷上漲。

如何降低流片成本？

上述種種因素影響下，芯片流片費用成為擺在設計企業(yè)面前的一個難題。那么，面對流片價格高的問題，有沒有什么辦法來降低成本？

摩爾精英資深總監(jiān)王龍向筆者表示，MPW (Multi Project Wafer) 就是一種可以幫助設計企業(yè)降低成本的流片方式。MPW是指由多個項目共享某個晶圓，同一次制造流程可以承擔多個IC設計的制造任務，將多個使用相同工藝的集成電路設計放在同一晶圓上流片，制造完成后，每個設計可以得到數(shù)十片芯片樣品，這一數(shù)量對于原型設計階段的實驗、測試已經足夠。

通俗來講就是幾家公司或機構一起購買一套掩膜版，然后生產出來的同一片晶圓上會同時存在有好幾款芯片，待晶圓切割后，再把各自的芯片“領回家”。而該次制造費用就由所有參加MPW的項目按照芯片面積分攤，極大地降低了產品開發(fā)風險。

據(jù)業(yè)內人士介紹，MPW有一定的流程，通常由晶圓代工廠或者第三方服務機構來進行組織，各種工藝在某一年之中的MPW時間點是預先設定好的，通常是越先進的工藝，安排的MPW頻率越高。晶圓代工廠事先會將晶圓劃好多個區(qū)域并報價，各家公司根據(jù)自己情況去預訂一個或多個區(qū)域。

這對參與者來說，在設計和開發(fā)方面有一定的進度壓力。但是相比之下，MPW帶來的好處是顯而易見的，采用多項目晶圓能夠降低芯片的生產成本，為設計人員提供實踐機會，并促進了芯片設計的成果轉化，對IC設計人才的培訓，中小設計公司的發(fā)展，以及新產品的開發(fā)研制都有相當大的促進作用。

對比來看，共享Mask的好處就是省錢，但是可能要等代工廠的時間節(jié)點，需要更多的時間。對于那些不差錢或趕時間的企業(yè)當然可以自己利用一套Mask（Full- Mask，全掩膜），制造流程中的全部掩膜都為自己的設計來服務，通常用于設計定型后的量產階段。機器一響，黃金萬兩。

但是，在當前產能嚴重緊缺的情況下，代工廠面對不同客戶的產品需求、競爭優(yōu)勢、市場前景和計劃等態(tài)度是完全不同的，代工廠會綜合考慮客戶下單量，后續(xù)下單穩(wěn)定性以及產品所面向的市場前景來做判斷。

實際上，對于大部分的中小企業(yè)來說，除了價格以外，在流片或量產環(huán)節(jié)還面臨著包括產能、交期在內的諸多挑戰(zhàn)：

1.對Foundry體系不了解，缺乏工藝選型的經驗和Foundry打交道的經驗；

2.主流Foundry準入門檻高，新興玩家難以申請預期的工藝或支持，溝通成本高；

3.缺乏系統(tǒng)的供應鏈管理能力，尤其在量產產能爬坡階段，對產能、交期、質量過于樂觀；

4. 產能緊缺情況下，缺乏備貨機制，恐慌性下單或有了訂單再下單導致產能跟不上市場需求。此外，交期的變化、產能的波動都會大大增加初創(chuàng)公司與晶圓代工廠的溝通成本，降低效率。

對此，中小芯片設計企業(yè)可以尋求有資源、有實力、有經驗的第三方運營服務機構進行合作，一同來解決遇到的供應鏈難題。

寫在最后

一個芯片開發(fā)項目，需要經歷從產品定義、設計、驗證仿真一直到最終流片的漫長過程，而作為“終極大考”的流片，此前漫長過程中的任何一個小疏忽都可能導致流片失敗，而一旦流片失敗往往意味著企業(yè)將面臨數(shù)千萬美元起的損失和至少半年市場機遇的錯失。

這對于許多企業(yè)而言，流片失敗是無法承受之痛。

對此，芯片設計企業(yè)、制造商以及相關的行業(yè)服務平臺和機構應緊密合作，優(yōu)勢互補，攜手解決困擾開發(fā)者的“流片難題”。